Cybersécurité
Industrie du Futur
Industries Culturelles
Intelligence Artificielle
Micro/nano/électronique
Optique-Photonique
Les besoins en test et en sécurité sont de plus en plus importants pour les systèmes intégrés ou SoC (System on Chips) d’aujourd’hui. Concevoir une architecture testable après le processus de synthèse n’est plus envisageable.
Cette année au salon ITC (International Test Conference) au Texas, Defacto Technologies SA présentera une nouvelle plateforme qui permettra d’estimer et d’explorer dès le niveau RTL ou transfert de registres la validité d’architectures de DFT (Design for Test) complexes.
Pour cela, plusieurs méthodologies de DFT sont prises en comptes. A titre d’exemples :
- Les techniques de compression
- L’insertion de chaines de scan
- La gestion et la planification de la logique d’autotest ou BIST (Built-in Self Test) pour les mémoires.
Defacto participera à ITC comme exposant du 15 au 17 Novembre, au Convention Center de Fort Worth au Texas.
Venez-nous rendre visite au stand #403 et assistez aussi à notre présentation « Early DFT Exploration and Planning », le Mardi 15 Novembre à 13h40 horaires locale.