Vous êtes ici

Architecture de test et de caractérisation

Architecture de test et de caractérisation

Le produit

Les marchés visés seront, les plateformes d'engineering qui permettent de qualifier un composant avant de le fabriquer en fort volume et les plateformes pour le test en petit volume (100K pièces/mois)

Histoire du produit

L'objectif du projet est de passer la vitesse de transfert des informations CPU vers les instruments de 50Mbps à 6 Gbps. Ce qui nous permettra d'atteindre des performances comparables à la concurrence pour le transfert d'un imageur 20 Mpixel. Un premier projet mené avec l'Esisar en 2015 a permis de valider l'architecture Hardaware. Le deuxième porjet en cours vise à finaliser le software Nous estimons les ventes induites par la réussite de ce projet à 500 kEuros la première année, 600 kEuros la deuxième

Produit infos dun produit

Financé par

Projet Financé par l'IRT Nanoelec à travers son programme Easytech, piloté par Minalogic

Chiffre d'affaires généré

500 K€ (prévionnel 2017) - 600 K€ (prévisionnel 2018)

En collaboration avec

Grenoble INP ESISAR