Adhérents

Offres d'emploi

EASii IC

Ingénieur(e) en microélectronique spécialisé(e) en STA

Descriptif du poste

Dans le cadre de notre croissance sur de nouveaux marchés, vous ferez partie de notre Design House ASIC et intégrerez l’équipe d’analyse statique de timing (STA)

EASii IC est une PME de haute technologie qui conçoit des circuits intégrés (ASICs), des IPs et des Systèmes Electroniques depuis plus de 15 ans dans les domaines de la téléphonie mobile, l’électronique grand public, la sécurité, la domotique, le médical, le spatial et l’aéronautique.

Vous aurez en charge de (liste non exhaustive) :
- L’écriture ou l’adaptation des contraintes de timing fonctionnel (SDC) en collaboration avec les designers rtl (internes ou clients/fournisseurs externes).
- L’écriture ou l’adaptation des contraintes de timing de test (SDC) en collaboration avec l’équipe DFT.
- L’adaptation hiérarchique des contraintes de timing.
- L’exécution d’un Handoff sur les contraintes de timing pour les valider et fournir un retour.
- L’exécution et l’étude des résultats de l’analyse statique de timing.
- L’analyse de consommation avec des outils comme PrimePower.
- La création des scripts ECO timing en collaboration avec l’équipe d’implémentation physique.
- L’analyse de la structure d’arbre d’horloge en collaboration avec l’équipe d’implémentation physique.
- La génération de modèles timing (liberty files) à différentes étapes du projet (préliminaire, budgétisation, ETM, ILM …).
- La validation du Signoff timing avant livraison.
- Vous serez en relation avec l’équipe analogique en cas de design d’IP intégrées dans un top numérique.
- La définition des marges et des méthodologies de signoff en relation avec les fondeurs.
Le type d’ASIC est varié, vous pourrez intervenir sur des blocs d’interface numérique pour des ASIC mixtes dans des technologies de 180 nm à 65 nm jusqu’à des SOC (+200 mm²) sur des technologies fines (28, 22 et 16 nm).

Vous êtes titulaire d’un diplôme d’ingénieur en électronique, ou équivalent, vous justifiez d’une expérience en définition de contraintes de timing, analyse de timing (STA).
Vous avez déjà travaillé avec les outils Cadence, Synopsys, Mentor Graphics.
Vous maitrisez des langages de scripting (csh, tcl, perl, …)
Maîtrise de l’anglais.

Vous êtes apte à travailler dans un environnement technique pointu et dans les technologies avancées, vous appréhendez facilement des problèmes complexes et connaissez bien les étapes d'un flot de conception de circuits intégrés.

La capacité à travailler en équipe est indispensable, tout en faisant preuve d'une bonne autonomie dans les tâches au quotidien.
Vous possédez une méthode de travail rigoureuse ainsi qu'un bon esprit de synthèse et une prise d'initiatives afin de proposer des améliorations.

Infos pratiques
Conditions
Type d'offre

Emploi

Type de contrat

CDI

Comment postuler

Envoyer CV et lettre de motivation à BELLISSIME Sophie - 0456580554

Bienvenue chez Minalogic
Minalogic utilise des cookies sur ce site. Avec votre consentement, nous les utiliserons pour mesurer et analyser l'utilisation du site (cookies analytiques).