Le 29 septembre 2026 à Grenoble, l’événement Minalogic Connect - ASTEERICS a réuni l'écosystème de la microélectronique et du financement autour d'un enjeu crucial : le passage de la carte électronique au circuit intégré sur mesure (ASIC). Loin des discours purement institutionnels, cette rencontre a mis en lumière une réalité pragmatique partagée par les industriels présents : si la souveraineté technologique est un cap stratégique pour l'Europe, « la souveraineté ne paye pas les factures ». Pour les PME et start-ups, la transition vers l'ASIC doit avant tout répondre à une équation technico-économique rigoureuse validée par le marché.

Cette rencontre a mobilisé des spécialistes de la conception de circuits intégrés, de l’accompagnement des entreprises et du financement de l’innovation :

• Yann Gallais, adjoint au chef de division Systèmes numériques & Circuits intégrés au CEA, responsable IC DASH (Design Enablement Team).
• Olivier Thomas, directeur adjoint du département Conception de circuits intégrés et systèmes numériques au CEA-List, référent EuroCDP.
• Béatrice Pradarelli, cheffe de projet ASTEERICS et responsable métier Électronique chez CAP’TRONIC.
• Dr. Hani Sherry, cofondateur et président-directeur général (CEO) de TiHiVe Technologies.
• Christophe Bernard, président, CEO et CTO, cofondateur d’ID4US.
• Géraldine Andrieux, présidente et CEO de BLUMORPHO.

Les échanges étaient animés par Philippe Flatresse, Directeur d’ASTEERICS et Directeur des Projets et Partenariats pour l’Innovation chez Minalogic.

ASTEERICS : une organisation intégrée unique en Europe

Un an après son lancement, ASTEERICS a considérablement évolué. Le Centre de Compétences agit aujourd'hui comme le chef d'orchestre d'une synergie inédite et unique en Europe, réunissant des experts technologiques (CEA, CMP), des formateurs (CAP'TRONIC, CNFM) et des financeurs publics et privés.

En s'adossant à la plateforme européenne EuroCDP (dotée de 200 M€) et aux équipes opérationnelles DET IC (Design Enabling Teams), ASTEERICS offre désormais un accompagnement à 360 degrés pour accompagner les entreprises vers la production. Cette force de frappe conjointe permet de dé-risquer chaque étape du projet : elle offre aux start-ups et PME un accès à des coûts négociés aux outils de conception (EDA), à des puissances de calcul cloud et aux technologies de fonderie, sans les obliger à recruter immédiatement une équipe complète d'ingénieurs.

Le "Mur de la réalité" : évaluer la pertinence technico-économique

Le passage à l'ASIC offre des gains majeurs pour optimiser le triptyque SWaP (Size, Weight, and Power) et protéger la propriété intellectuelle, mais il se heurte au "mur de la réalité" des coûts de développement (NRE), le ticket d'entrée oscillant généralement entre 5 et 10 millions d'euros.

Les retours d'expérience de dirigeants comme Christophe Bernard (ID4US) et Hani Sherry (TiHiVe Technologies) démontrent que la décision de concevoir une puce ne doit pas être dictée par la seule réduction du coût unitaire. Elle doit s'appuyer sur la grille d'évaluation "PEEDIC" : Performance, Énergie, Empreinte, Densité, Intégration, le Coût n'intervenant qu'en dernier critère. Pour survivre à cette transition, une approche hybride – démarrant par des composants discrets pour valider le marché avant d'intégrer un ASIC en fonction des volumes – est souvent la stratégie la plus pérenne.

Financer la « Vallée de la mort » : au-delà de l'argent public

Pour franchir cette phase critique, la chaîne de financement mise en place est exceptionnelle. Le modèle hybride permet de couvrir jusqu'à 70 % des coûts via des subventions : 35 % par l'Europe (EuroCDP) couplés à 35 % de cofinancement national (Bpifrance / DGE). Ce financement s'opère par jalons, ce qui évite de bloquer les projets.

Toutefois, les échanges avec les experts du capital-risque, représentés par Géraldine Andrieux (BLUMORPHO), ont rappelé la réalité du terrain. Les fonds d'investissement privés, nécessaires pour couvrir les 30 % restants, n'investissent pas sur la seule beauté d'une technologie. Ils exigent un marché en forte croissance, une équipe capable d'exécuter sa vision et un "time-to-market" maîtrisé, prévenant qu'il faut parfois anticiper jusqu'à 16 mois pour sécuriser l'ensemble des financements et préserver sa trésorerie.

Acculturation et talents : préparer l'avenir

Enfin, cette ambition européenne se heurte au manque critique de compétences (architectes système, experts radiofréquence). Pour lever ce verrou, ASTEERICS et ses partenaires (CAP'TRONIC, CNFM) accélèrent sur le volet formation. Dès la fin de l'année 2026, des sessions dédiées à la compréhension des marchés de l'ASIC et à l'aide à la décision sont déployées pour les ingénieurs et dirigeants. L'écosystème milite également pour une initiation précoce aux semi-conducteurs dès le secondaire, sur le modèle de pays concurrents, afin de créer un vivier de talents pérenne.

Pour toute entreprise envisageant cette transition, la première étape est simple : contacter ASTEERICS pour un diagnostic gratuit. Cette porte d'entrée permet de qualifier le besoin et de connecter immédiatement le projet aux experts de cette chaîne de valeur unique.

A propos

ASTEERICS, le centre de compétences français en micro-électronique, est financé par l'Union européenne dans le cadre de la Chips JU et soutenu par l'État dans le cadre de l'AMI « Compétences et Métiers d'Avenir » du Programme France 2030, opéré par la Caisse des Dépôts [Banque des Territoires]. ASTEERICS est piloté par Minalogic, en partenariat avec le CNFM, Captronic et 5 autres pôles de compétitivités (Aktantis, Alpha-RLH, Images & Réseaux, Smart Power et Systematic Paris-Region).

En savoir plus